网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61EDA中国电子网 >> 技术文库 >> HDL语言 >> 正文
  学写Testbench-结构篇           ★★★ 【字体:
学写Testbench-结构篇
作者:Free    文章来源:本站原创    点击数:    更新时间:2008-2-4    

本章主要讲述Testbench的组织结构, 通过这些组织结构, 可以编写良好的测试文件.下边以示例性质的testbench.v文件进行讲解.

testbench.v:
----------------------------------------------------------------------
//
// File header 具体参考 编码风格专题
//

`define MAX 20
 

宏定义

包含有其他模块,如果在同一目录下可以不指定include

`include "driver.v"
`include "monitor.v

`timescale 1n/10p         指定仿真精度

module tb;      定义模块名为tb

reg a;
reg b;
reg ci
wire sum;
wire cout;              申明线型与寄存器型

parameter LENGTH = 20;        参数化一些值

adder adder(.a(a),
.b(b),
.ci(ci),
.sum(sum),
.cout(cout)
);

driver driver();
monitor monitor();                    实例化DUT,以及一些驱动和监测

`include "task.v"                包含task.v文件

initial
begin
add_test;

#MAX $finish;
end

Stimulus,调用了task.v里的add_test

`undef MAX                 由于宏是全局的,防止有冲突发生,最后要undef

endmodule                   模块结束

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章:
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    基于SOPC的多功能车辆息线控…
    基于VHDL状态机设计的智能交…
    基于梯形图-VHDL的CPLD开发方…
    半整数分频的VHDL程序
    TESTBENCH语法参考
    编写高效的测试设计(testben…
    测试向量(Test Bench)和波…
    Verilog 编码原则…
    一个简单的总线轮询仲裁器Ve…
    VHDL秒表计时器
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    湘ICP备08001332号 站长:61EDA