![]() |
|
||||||||||||||
| . 网站首页 . 产品新知 . 业界资讯 . 技术文库 . 下载中心 . 服务导航 . 邮购需知 . 技术论坛 . | ||
|
||
|
|||||
| 学写Testbench-结构篇 | |||||
作者:Free 文章来源:本站原创 点击数: 更新时间:2008-2-4 ![]() |
|||||
|
本章主要讲述Testbench的组织结构, 通过这些组织结构, 可以编写良好的测试文件.下边以示例性质的testbench.v文件进行讲解. testbench.v: `define MAX 20 宏定义 包含有其他模块,如果在同一目录下可以不指定include `include "driver.v" module tb; 定义模块名为tb reg a; parameter LENGTH = 20; 参数化一些值 driver driver(); initial #MAX $finish; endmodule 模块结束 |
|||||
| 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 基于SOPC的多功能车辆息线控… 基于VHDL状态机设计的智能交… 基于梯形图-VHDL的CPLD开发方… 半整数分频的VHDL程序 TESTBENCH语法参考 编写高效的测试设计(testben… 测试向量(Test Bench)和波… Verilog 编码原则… 一个简单的总线轮询仲裁器Ve… VHDL秒表计时器 |
| 网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|