Altera 支持JEDEC DDR3 SDRAM标准的FPGA

没有公告

	加入收藏
	设为首页
	联系站长

. 网站首页 . 产品新知 . 业界资讯 . 技术文库 . 下载中心 . 图片中心 . 电子商城 .

您现在的位置： 61EDA中国电子网 >> 产品新知 >> Altera >> 正文

Altera 支持JEDEC DDR3 SDRAM标准的FPGA

★★★

【字体：小大】

Altera 支持JEDEC DDR3 SDRAM标准的FPGA

作者：61EDA 文章来源：本站原创点击数：更新时间：2008-1-27

Altera公司今天宣布，第一个在FPGA业界实现了对高性能DDR3存储器接口的全面支持。在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下，Altera Stratix® III系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势，这类存储器在通信、计算机和视频处理等多种应用中越来越关键。

这些应用处理大量的数据，需要对高性能存储器进行快速高效的访问。符合JESD79-3 JEDEC DDR3 SDRAM标准可满足DDR3存储器的1.5V低功耗电压供电要求，在下一代系统中，使系统功耗降低了30％，而性能更好，存储器容量更大，同时保持了对现有DDR应用的软件兼容性。

Stratix III FPGA支持直接嵌入到I/O单元中的读写均衡功能。这可以保证符合JEDEC写入均衡要求，校正到达FPGA的数据。DDR3 DRAM生产商Elpida、Micron、Qimonda、Samsung和Hynix都能够为今后的最终产品使用提供合格的各种速率和容量的DDR3存储器。

DDR3中使用的飞越(fly-by)终端提高了信号完整性，但是导致时钟和数据信号之间出现飞行时间斜移(flight time skew)。Altera针对高速工作提供交错DQ信号，从而补偿了斜移。

DDR3存储器满足了当今高级存储器应用对低功耗和高性能的需求。Stratix III FPGA 24个模块化I/O块上的1,104个用户I/O引脚均支持DDR3 SDRAM高速外部存储器接口，所有I/O块都有专用DQS逻辑，每个I/O含有31个嵌入式寄存器，可最大程度地发挥DDR3的性能。Stratix III器件支持最大时钟速率400 MHz、最大数据速率800 Mbps的DDR3。

Stratix III FPGA开发设计使用Quartus® II设计软件7.1订购版，可下载。Stratix III FPGA将于8月份开始发售。

DDR3 SDRAM标准包括特性、功能、直流和交流特征参数、封装以及球脚/信号分配等。该标准定义了x4、x8和x16 DDR3 SDRAM器件JEDEC兼容512 Mbits至8 Gbits的最小要求。

文章录入：admin 责任编辑：admin

上一篇文章： Altera 发售Arria GX FPGA…

下一篇文章：没有了

【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】

最新热点		最新推荐		相关文章
				Altera 发售Cyclone III系列… Altera 推出Arria GX FPGA系… Altera 发售65nm FPGA Cyclo… Altera 发布Quartus II设计软… Altera携手EDA伙伴实现高级…

　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）

站长：