|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| . 网站首页 . 产品新知 . 业界资讯 . 技术文库 . 下载中心 . 服务导航 . | ||
 |
||
|
||
|
|||||
| Iverilog故障定位一瞥 | |||||
作者：Free 文章来源：本站原创 点击数： 更新时间：2008-2-16  |
|||||
|
比如代码写成： $display("Use %\\\\tHello"); %\\ 这种用法是不允许的。 在ModelSim中将直接在load design时就报告错误，并且不报告错误原因。但是Iverilog输出结果如下： Use ERROR: Illegal format: %\\ \\ Hello 而之前的打印语句，只要语法正确，照常会正确显示。就是在这一句出错的地方，前后也能正确显示(把%省掉直接输出\\)。并且给出了具体的出错原因。就像http://icarus.com/eda/verilog/中介绍的一样，关于错误报告占了软件设计代码的很多代码行，使得它的故障定位似乎有点强大。 |
|||||
| 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 针对C语言编程者的Verilog开… Verilog HDL常见问题… Verilog讨论组精彩内容摘录 Verilog三段式状态机描述 Verilog 代码风格-供参考… |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
