![]() |
|
||||||||||||||
| . 网站首页 . 产品新知 . 业界资讯 . 技术文库 . 下载中心 . 服务导航 . | ||
|
||
|
|||||
| verilog 问答式学习 | |||||
作者:Free 文章来源:本站原创 点击数: 更新时间:2008-2-19 ![]() |
|||||
|
1. Verilog HDL 是在哪一年首次被IEEE标准化的? Verilog 语言于1995年成为IEEE标准,称为IEEE Std 1364-1995。 行为描述方式—使用过程化结构建模;数据流方式—使用连续赋值语句方式建模;结构化方式—使用门和模块实例语句描述建模。以及混合方式描述。 可以提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。
可以。testbench,测试凳。 Verilog HDL语言最初是于1983年由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。 Verilog HDL中有两类数据类型:线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线,而寄存器类型表示抽象的数据存储元件。 用户定义的原语既可以是组合逻辑原语,也可以是时序逻辑原语。 pmos、nmos 10. 写出两个基本逻辑门的名称。 and、nor |
|||||
| 文章录入:admin 责任编辑:admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| Verilog与标准化-- 学习ve… 一些关于verilog的工具 发现Iverilog的一些问题 Iverilog故障定位一瞥 针对C语言编程者的Verilog开… Verilog HDL常见问题… Verilog讨论组精彩内容摘录 Verilog三段式状态机描述 Verilog 代码风格-供参考… |
| 网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!) |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|