网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61EDA中国电子网 >> 服务导航 >> 培训教程 >> Altera >> 正文
  Nios +SRAM(自定义逻辑接口) 使用心得           ★★★ 【字体:
Nios +SRAM(自定义逻辑接口) 使用心得
作者:61EDA    文章来源:本站原创    点击数:    更新时间:2008-2-5    
nios + sram(自定义逻辑接口)
1. 在自己的板子上,如果我们使用nios
2. 希望程序在外部sram中跑,可以选用已有的组件
3. 也可以自定义用户逻辑

5. 如下: 在此只添加一sram的接口(flash请自行添加

现有的硬件: sram 与 flash 的连接pin如下:
flash_ce , flash_oe,flash_we
sram_ce , sram_oe ,sram_we , sram_HB,sram_LB
公用 addr总线 ,data总线 ,

5.1 添加三态总线(sram 与 flash 共用)
5.2 添加 [Legacy Components ] - > [interface to user logic]
选择 "Bus Interface Type" 为 Avalon memory Slave

5.3 取消 “Import verilog,vhdl,edif,or....”那个checkbox的 勾
5.4 在"port information " 组中“Add port”

sram_data 16 inout share data
sram_addr 20 input share address
sram_ce 1 input chipselect_n
sram_oe 1 input read_n
sram-we 1 input write_n
sram_be 2 input byteenable_n
5.5 timing
setup 40 ns
wait 160 ns
hold 40 ns

好了,可以了

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章: 没有了
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    没有相关文章
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长: