|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| . 网站首页 . 产品新知 . 业界资讯 . 技术文库 . 下载中心 . 服务导航 . 邮购需知 . 技术论坛 . | ||
 |
||
|
||
|
|||||
| 关于《Verilog HDL数字系统设计》的练习题3 | |||||
作者：Free 文章来源：本站原创 点击数： 更新时间：2008-4-15  |
|||||
|
练习八：先跳过练习七，我感觉练习七最后的练习要通过有限状态即完成，所以直接进行练习八。直接用ISE中的StateCAD即可完成状态机的设计，优化工作，十分方便，有点不太适应，呵呵，连测试代码都不用写，也可以在StateCAD中设计完成，不过如果遇到复杂的状态机这样设计测试波形的方法可能就不太好使了。 我只给出练习八最后检测连续4个或4个以上1的状态转移图(可能比较乱，但是这个练习相当简单)：
|
|||||
| 文章录入：admin 责任编辑：admin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 没有相关文章 |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
| | 设为首页 | 加入收藏 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 管理登录 | | |||
|
