Verilog数字系统设计 夏宇闻编著

练习五：
这个练习没有什么难度，主要是掌握用Always实现较大的组合逻辑电路，里面用阻塞赋值，电平触发即可。

练习六：
之前的示范中就提到了函数的可综合性问题，果然，在XST中示范中的那个函数就不能综合，郁闷！应该

是算术运算过于复杂(用ModelSim做行为仿真的时候那个速度较慢啊……)。书上也说了解决这一问题的方

法，就是把复杂的运算拆分成几个步骤，通过寄存器存储中间数据，在几个时钟周期内完成。但是，我不

知道具体怎么做……，所以这个问题待解决。而且，在练习中，我写的代码在ModelSim做仿真的时候再一

次出现了，Error loading design的错误，再一次陷入郁闷之中，看来只能去论坛上问问大虾了！

========有问题，待解决==========