网站公告列表

  没有公告

加入收藏
设为首页
联系站长
您现在的位置: 61EDA中国电子网 >> 服务导航 >> 培训教程
子栏目导航
 Altera
 Xilinx
 Lattice
 Actel
 HDL语言
 IC设计
 Modelsim仿真
专 题 栏 目
最 新 热 门
最 新 推 荐
Altera more...

在Nios II 7.2 中打开…
普通文章TimeQuest就一定要搞定——由QSF生成SDC07-27
普通文章[组图]在Nios II 7.2 中打开MMU 功能的方法…05-27
普通文章[组图]Quartus II 使用入门…05-04
普通文章[组图]Nios II EDS6.0安装手册…05-04
普通文章[组图]Quartus II 中Tsu/Tco 的约束方法…04-15
普通文章[组图]如何破解Quartus II 7.2 SP1? (IC Design…03-21
普通文章[组图]如何破解ModelSim-Altera 6.1g與ModelSim…03-21
普通文章[图文]如何產生50MHz的時脈? (IC Design) (Veri…03-21
Xilinx more...

快速创建存储器接口的…
普通文章picoblaze(5): 让pico动起来-添加外部模块和IO接…最新文章08-10
普通文章MODELSIM PE/SE下编译XILINX库: 使用compxlib…最新文章08-10
普通文章LINUX下如何安装和使用XILINX 10以及ModelSim 6…最新文章08-10
普通文章[组图]快速创建存储器接口的设计07-27
普通文章中文版Virtex-5用户指南新鲜出炉07-27
普通文章[组图]Xilinx FPGA开发环境的配置…06-11
普通文章ISE调用modelsim进行仿真的设置05-27
普通文章Xilinx与Altera FPGA比较系列之一 逻辑资源速度…04-30
Lattice more...

没有任何图片文章
普通文章FPGA参考设计资源汇总01-28
Actel more...

关于CORE8051的各种使…
普通文章ACTEL单端和差分的I/O速度大小如下03-12
普通文章fusion 的flash内存块读时序中的busy信号的小结…03-12
普通文章ACTEL FPGA无法对其进行解密的三大理由…03-12
普通文章特别注意:FUSION的三态门、双向口和A3P系列定义…03-12
普通文章Fusion系列的掉电状态信号总结03-12
普通文章ACTEL FPGA 加密中的flashlock与AES密钥之间的关…03-12
普通文章[组图]关于CORE8051的各种使用问题03-12
普通文章Actel Offers New Low-Power IGLOO and ProASIC…03-12
HDL语言 more...

验证一种Pi算法的精确…
普通文章七段数码管.(Verilog)07-27
普通文章[组图]验证一种Pi算法的精确度.(Mathematica)07-27
普通文章[组图]MOS开关.(Verilog)07-27
普通文章关于《Verilog HDL数字系统设计》的练习题1…04-15
普通文章关于《Verilog HDL数字系统设计》的练习题2…04-15
普通文章[图文]关于《Verilog HDL数字系统设计》的练习题…04-15
普通文章Verilog讨论组精彩内容摘录04-15
普通文章[图文]关于verilog 中timescale的讨论…04-15
IC设计 more...

探秘中国IC设计系列
普通文章数字设计流程中常用文件介绍05-27
普通文章数字电路设计中的亚稳态及其解决方法03-19
普通文章[图文]探秘中国IC设计系列03-12
普通文章[组图]芯片是怎样被搞坏的?03-12
普通文章IC基础知识02-19
Modelsim仿真 more...

关于modelsim和debuss…
普通文章[组图]关于modelsim和debussy工具联合仿真debug04-15
普通文章仿真工作流程(Verilog/Modelsim+Debussy)04-15
普通文章ModelSim SE 十分钟入门…04-15
普通文章ModelSim 6.0se 添加Xilinx仿真库…04-15
普通文章[图文]使用compxlib命令编译Xilinx的ModelSim仿…04-15
普通文章[组图]ModelSim,synplify,ISE后仿真流程04-15
普通文章Modelsim 包会教程…04-15
普通文章[组图]Modelsim仿真中的 vsim-3601错误…04-15
本栏最新热门图片

验证一种Pi算法的精确…

MOS开关.(Verilog)

快速创建存储器接口的…

Xilinx FPGA开发环境的…
湘ICP备08001332号 站长:61EDA