没有公告
加入收藏
设为首页
联系站长
.
网站首页
.
产品新知
.
业界资讯
.
技术文库
.
下载中心
.
服务导航
.
邮购需知
.
技术论坛
.
您现在的位置:
61EDA中国电子网
>>
下载中心
>>
Altera
>>
代码示例
>> 软件信息
专 题 栏 目
热 门 软 件
推 荐 软 件
6端口寄存器IP内核VHDL源代码
运行环境: Win9x/NT/2000/XP/2003
文件大小: 31
K
软件等级:
★★★
软件类别: 国产软件
开 发 商:
Free
软件语言: 英文
相关链接:
软件演示地址
软件注册地址
软件属性:
下载次数: 本日: 本周:
本月: 总计:
授权方式: 免费版
解压密码:
软件添加: 审核:admin 录入:admin
添加时间: 2008-9-4 14:41:33
::
下载地址
::
下载地址1
::软件简介::
详细说明:6端口寄存器IP内核VHDL源代码,所需的开发环境是QUARTUS II 6.0。
文件列表:
6port_register_file
...................\6port_register_file.txt
...................\demux_generic.arch
...................\demux_generic.dec
...................\demux_generic.ent
...................\d_latch.arch
...................\D_LATCH.DEC
...................\D_LATCH.ENT
...................\HARDWARE.PKG
...................\integer_class.bdy
...................\integer_class.pkg
...................\integer_plus.bdy
...................\integer_plus.pkg
...................\mux_generic.arch
...................\mux_generic.dec
...................\mux_generic.ent
...................\REG_FILE.CMP
...................\REG_FILE.SIM
...................\reg_file_32_8_6port.arch
...................\reg_file_32_8_6port.dec
...................\reg_file_32_8_6port.ent
...................\reg_file_32_8_6port_tb.arch
...................\reg_file_class.pkg
...................\std_logic_class.bdy
...................\std_logic_class.pkg
...................\std_logic_plus.bdy
...................\std_logic_plus.pkg
...................\string_plus.bdy
...................\string_plus.pkg
...................\time_class.bdy
...................\time_class.pkg
...................\VFP.CMP
6port_register_file.vhd
copyright.txt
::
相关软件
::
Altera的avalon总线校验代码
专门用在ALtera第二代PLD MAXII上的16位微处理器IP核…
Altera EPM40 的UFM调用…
用verilog实现的电子日历程序
用verilog实现的记时器程序
::下载说明::
*
为了达到最快的下载速度,推荐使用网际快车下载本站软件。
*
如果您发现该软件不能下载,请通知
管理员
或点击【
此处报错
】,谢谢!
*
未经本站明确许可,任何网站不得非法盗链及抄袭本站资源;如引用页面,请注明来自本站,谢谢您的支持!
网友评论:
(评论内容只代表网友观点,与本站立场无关!)
【
发表评论
】
|
设为首页
|
加入收藏
|
联系站长
|
友情链接
|
版权申明
|
网站公告
|
管理登录
|
湘ICP备08001332号
站长:
61EDA